主机

81104A

输出通道

81105A

定时¹

频率范围

1mHz-80MHz

50Ω源²

50MHz典型值

最大数频率

160Mbit/s

定时

3.5字

分辩率

最好情况为5ps

带PLL的精度(不带时)

0.01%(5%)³

带PLL的抖动RMS(不带时)

0.001%+15ps (0.01%+15ps)³

宽度范围

6.25ns至(周期-6.25ns)

精度

±5%±250ps

时滞

N/A

延迟

外输入至输出

27ns固定值

外输入至触发输出

12ns固定值

附加变量延迟范围

0ns至(周期-12.5ns)

精度⁴

±5%±0.5ns

双脉冲延迟范围

(宽度+6.25ns)至(周期-宽度-6.25ns)

跃变时间

3ns至200ms

范围(10/90)

可变

在1kΩ源阻抗

5ns典型值

电平/脉冲性能⁵

幅度

50Ω在50Ω上

100mVpp-10.0Vpp

1kΩ在50Ω上

200m Vpp-20.0Vpp

电平窗
1kΩ在50Ω上

-10.0V~+10.0V
-20.0V~+20.0V

精度

50Ω在50Ω上

±(3%+75mV)

1K Ω在50Ω上

±(5%+150mV)6

输出连接器

BNC单端

源阻抗精度

可选50Ω或1kΩ,±1%,典型值

最大外电压

±24V

短路电流

±400mA最大(通道增加时加倍)

动态串扰
基线噪声
过冲/脉冲/振铃

<0.1%典型值10mV
RMS典型值
±5%幅度
±20mV

模式/数据能力

16Kbit/通道和选通输出

序列

N/A

格式

RZ,NRZ,DNRZ

脉冲列

单或双脉冲脉冲数2-65536

触发方式

连续触发(外,内,手动)

门控(外,内,手动)

外宽度

输入

PLL基准输入,时钟输入,外输入

负载补偿

可送入实际负载值以显示实际输出

其它输出

触发输出,
选通输出(16Kbit用户可定义模式)

极限

可编程的高和低电平,以保护被测设备

通道增添

模拟

¹ 以连续工作和50Ω源阻抗在最快跃变的50%幅度处测量
² 对81005A和8111A，源阻抗可选为50Ω或1kΩ
³ 若使用可起振振荡器(PLL未激活)
⁴ 恒定幅度
⁵ 电平指标在5ns(81112A,81131A)或30ns(81111A,81132A)典型稳定时间后有效
⁶ 在±19V窗内施加脉冲
⁷ 仅适用于内部通道添加

模拟通道增添

81104A,带两个输出模块
(81105A)

幅度
50Ω在50Ω上
1kΩ在50Ω上

100mVpp至20.0Vpp
200mVpp至20.0Vpp

源阻抗

可选50Ω或1kΩ

电平窗50Ω在50Ω上
1kΩ通道

-20.0V至20.0V
-20.0V至20.0V

最大频率50Ω通道
1kΩ通道

60MHz典型值
15MHz典型值

最小跃变50Ω通道
1kΩ通道

2.5ns典型值(单通道),
5ns典型值(双通道)
20ns典型值,在两个通道上